SemiAnalysis dibongkar menjadi 9030: proses diblokir dan jalannya dilipat

Di bidang teknik reversif semikonduktor, TechInsight memerintah selama beberapa dekade. Akhir pekan lalu, SemiAnalysis Dylan Patel resmi merilis laporan pembongkaran publik pertama dari Laboratorium STEEL di bawah bendera, menargetkan salah satu chip dunia yang paling menarik, unicorn 9030 Pro yang dibawa oleh Cina 80 Pro, menggunakan status - dari - the-art N + 3 formula。

Waktunya menarik. TechInsight dijual untuk ekuitas pribadi, dan SemiaAnalysis telah mendapatkan lebih dari raksasa tua ini. Dylan memilih untuk menyalakan pedang di titik ini, menggunakan laporan dekomposisi teknis, bersamaan dengan foto nyata dari Laboratorium Negara Oregon。

Judul laporannya adalah bom:Jarak logam minimum (M0 pitch) dari SMIC N + 3 adalah 32,5 nm, yang lebih kecil dari 36 nm dari program 18A yang digunakan oleh prosesor Panther Lake terbaru dalam Intel。

Central International, tanpa kalkulator EUV, apakah ruang logam mendapatkan jauh lebih kecil dari Intel

Pesan ini, jika Anda hanya melihat judul, cukup untuk meledakkan seluruh cincin semikonduktor, namun Analisis Simosis melemparkan air dingin sendiri di paragraf kedua laporan, "cherry pick metric" dan indikator yang sengaja dipilih。

Kertas ini akan digunakan untuk membaca laporan pembongkaran

Kepadatan meningkat, biaya tinggi

SMIC N + 3 PROSES PADA KEPADATAN TRANSISTOR, DAN TIDAK MELACAK N6 DARI PENUMPUKAN。

Laboratorium STEEL mengukur kepadatan Bohr dari N + 3 pada 113.4 Mtr / mm2, sedikit lebih tinggi dari analisis TEM transverse, yaitu 107.7 Mtr / mm2 dari N6. Tinggi unit berkurang dari 252 nm di N + 2 sampai 228 nm, dan jaringan kontak jarak kutub (CGP) dari 63 nm sampai 57 nm. Angka-angka ini, diambil bersama-sama, berarti bahwa SMIC mencapai level 7 nm dengan kepadatan logis oleh cahaya DUV murni。

Berapa harganya

LAPISAN SMIC M0 MENGGUNAKAN PETA QUADRILATERAL TERARAH (SAQP), YAITU PEMROSESAN EMPAT KALI TOPENG UNTUK MENCAPAI GARIS YANG LEBIH HALUS. AKUMULASI N6 DI LANTAI YANG SAMA HANYA MEMERLUKAN PEMETAAN GANDA (SADP). EMPAT BOBOT BERARTI LEBIH BANYAK MASKER FOTO, LEBIH TINGGI MENGATUR KEBUTUHAN AKURASI, LEBIH KOMPLEKS PROSES DAN BIAYA YANG LEBIH TINGGI。

SemiAnalysis melihat biaya SAQP langsung di bagian-silang: alur M0 dari N + 3 menunjukkan kontur rewinding jelas (bagian bawah lebih kecil daripada atas) dan bagian bawah alur memiliki zona penghalang yang jelas. Bentuk ini, ketika berkontribusi pada pengisian tembaga, meningkatkan kesulitan pengendalian proses pada jarak 32,5 nm。

SEORANG PEDAGANG DAPAT MEMAHAMI METAFORA: SMIC MEMBUAT BANKNOTES DENGAN DENOMINASI YANG SAMA, TETAPI BIAYA MENCETAK MASING-MASING ADALAH BEBERAPA KALI JUMLAH LISTRIK YANG TERKUMPUL DI ATAS MEJA DAN LEBIH BERISIKO. SEPERTI KEPADATAN, EKONOMI BENAR-BENAR BERBEDA。

Oksigen 9030: dalam kondisi terbatas, setiap inci silikon terkuras

Kemampuan desain Heath 's chip adalah cerita dimensi lain。

Dari ukuran chip, thorium 9030 hampir sama besarnya dengan generasi sebelumnya 9020 (sekitar 140mm2), tapi lebih banyak barang dimasukkan ke dalam: CPU upgrade dari satu nuklir besar + 3 ke satu nuklir besar + 4, unit komputasi GPU dari empat sampai enam, dan NPU memiliki tambahan Inti Tiny, dengan seluruh tingkat. The N + 3 peningkatan kepadatan memungkinkan Cina untuk menginstal lebih unit logis dalam ukuran chip yang sama。

Dalam hal kinerja, STEEL mengacu pada data rundown terbuka dan memberikan posisi yang jelas: pertunjukan GPU 9030 (Mareoon 935) telah mencapai tingkat kapal terbang 2022 kali lebih tinggi, dengan tanda 3D Mark WLE berjalan 70% lebih tinggi dari generasi sebelumnya, sedikit melampaui tiara 8 + Gen 1, tetapi kesenjangan adalah 2.4 sampai 2.6 kali lebih tinggi daripada gill naga saat ini 8 Elite Gen 5。

Situasi CPU lebih ilustratif. Penampilan TaiShan Prime per jam (IPC) sekitar di tingkat Arm Cortex- X2, desain 2021. Apple merilis inti M1 Firestorm pada 2020, IPC masih 35% lebih tinggi. Inti terbaru Apple M5P, IPC, 60% lebih tinggi, adalah 2.7 kali lebih mutlak。

PENYEBAB AKAR DARI KESENJANGAN BUKANLAH RANCANGAN, TAPI PEMROGRAMAN. APEL DAN KOMPON TINGGI ADALAH BUILD- UP N4, N3P, YANG MEMILIKI KEUNTUNGAN SUBSTANSIAL DALAM KURVA VOLTAGE- FREKUENSI: DAERAH YANG SAMA DAPAT DITANCAPKAN KE LEBIH BANYAK TRANSISTOR DAN JUMLAH DAYA YANG SAMA DAPAT MENJALANKAN FREKUENSI YANG LEBIH TINGGI. TINGKAT DESAIN INTI UNTUK CINA DITANDAI OLEH GENERASI PERTAMA INDUSTRI, TETAPI TERJEBAK DALAM DUA GENERASI PROSES MANUFAKTUR SEBELUMNYA。

Ketika proses berhenti, Wigand bersiap untuk melipat

Yang paling forward- mencari bagian dari laporan adalah Hukum Cina dan LogicFolding Road Map, diterbitkan pada 2026 IPSSAS Conference。

indentasi semikonduktor tradisional bergerak pada pesawat 2d: transistor kecil, garis logam halus. hukum moore telah hilang selama beberapa dekade, dan itu pada dasarnya melakukannya. cina meningkatkan proposal saat ini untuk mengubah target optimasi dari domain spasial ke domain temporal berpusat pada mengurangi biaya waktu dari pergerakan data dan pemrosesan, termasuk penundaan dalam transistor switch, penundaan dalam transmisi sinyal, penundaan dalam komputasi dan penyimpanan。

LogicFolding adalah realisasi teori ini. Singkatnya, modul logika yang sama dipecah menjadi dua lapisan, ditumpuk wajah-muka, dan terhubung oleh hibrida super sampel jarak. Keuntungan langsung dari hal ini adalah untuk memperpendek jalur sinyal terpanjang. Sebagian besar chip saat ini dihabiskan pada mengemudi lama-kawat dan buffer bagasi. Ketika logika dilipat vertikal, jalur kunci menjadi lebih pendek, frekuensi bisa naik dan usaha bisa turun。

Wigand memberi kami peta jalan radikal:Frekuensi nuklir yang besar dari thorium 9030 adalah 2,75 GHz, yang berjalan melalui 3.39 GHz di laboratorium. Tujuannya adalah untuk mencapai 5 GHz pada 2031, sementara kepadatan ekuivalen didorong ke 295 MTr / mm2 dengan menumpuk 3D, dengan 14A tingkat listrik ke tabel standar。

SemiAnalysis waspada tentang hal ini. Mereka menunjukkan bahwa metode menghitung kepadatan Cina berbeda dari tanaman tradisional: Kepadatan tumpukan 3D didasarkan pada ukuran penjumlahan, yang menempatkan beberapa lapisan logika dinamis bersama-sama dan secara alami mengarah ke angka yang lebih tinggi. Jika MI450X AMD (N2 Top + N3P Bottom) dihitung dengan cara yang sama, kepadatan teoritis adalah setinggi 460.2 Mtr / mm2, jauh di atas target 2031。

Tapi arah itu sendiri layak perhatian. Dalam rangka untuk pergi seperti ini, Cina pada dasarnya mengambil alih karya pabrik pengganti ke perusahaan desain sistem dengan pemrograman terbatas. AMD V-Cache menyusun 3D pada cache, AMD MI350X bergerak IO dan koneksi ke chip bawah, dan Wig akan melakukannya secara menyeluruh, merobek logika yang sama blok langsung, vertikal, yang merupakan tantangan kuantitatif lain dalam hal kesulitan teknik。

Ekspor kontrol membentuk ulang dimensi kompetisi

SemiAnalysis menyimpulkan:Ekspor kontrol tidak mencegah Cina dari membuat kemajuan pada chip, tetapi telah mengubah jalan dan biaya kemajuan。

Sertifikat SMIC N + 3 tidak menggunakan EUV untuk mencapai kepadatan logika tingkat N6. Tapi jalan ini lebih mahal, lebih kompleks proses dan lebih sulit untuk mengontrol. Bergerak ke bawah, marginalitas setiap langkah meningkat: lebih banyak masker, presisi ukiran stricter, lebih mahal beberapa pemetaan. Secara teoritis, N + 4 dapat melakukan 13,8 Mtr / mm2 (untuk membangun N5), N + 5 bahkan dapat mendekati perpustakaan HP Intel 18A dengan menambahkan kembali daya. Tapi setiap langkah lebih sulit, lebih mahal dan kurang ruang untuk kesalahan daripada yang sebelumnya。

PADA SAAT YANG SAMA, PROSES SMIC N + 2 DAN N + 3 BERGERAK MENUJU ZHUANG, DAN PERUSAHAAN DESAIN SEPERTI ALI PING-CHU DAN CHIU-CHI KEMUNGKINAN AKAN MENJADI PENERIMA. PENYEBARAN PENGETAHUAN DALAM PRODUKSI CHIP DARI TANAMAN TUNGGAL-GENERASI KE EKOSISTEM LEBIH LANJUT MENGURANGI EFEKTIVITAS SANKSI TERHADAP PERUSAHAAN TUNGGAL。

Pada akhir desain, Wigand dan Beijing University telah mengembangkan prototipe alat EDA nasional untuk LogicFolding. Ini tidak menggantikan rantai alat lengkap Synopsys dan Cadence, tapi EDA nasional bergerak ke arah "program struktur-meliputi sinopsis"。

Detil yang menarik: STEEL ditemukan dalam pembongkaran bahwa DRAM 9030 Pro berasal dari Tristar (K4L2E165YD, LPDR5X- 9600, 1a proses node), sedangkan versi Pro Max dari 16GB menunjukkan sampul dari penyimpanan Tristar dan Longstar (CXMT). Tanggal disegel dari chip panjang ditandai 45th minggu 2025, dengan kepadatan proses setara dengan industri 1z. Ini berarti bahwa chip penyimpanan Cina telah mulai memasuki rantai pasokan flagship Cina, meskipun proses produksi masih tertinggal di belakang tiga bintang dan generasi Hercules SK。

BAGI INVESTOR, SINYAL NYATA UNTUK MENGIKUTI TERLETAK PADA APAKAH RUTE STACKING 3D OLEH CINA AKAN MEMUNGKINKAN CHIP CINA UNTUK MENCAPAI MASSA KRITIS DALAM SKENARIO SEPERTI SEBAGAI PONSEL, AI PENALARAN, DAN PERALATAN JARINGAN, DENGAN BIAYA YANG DIKELOLA。

Setelah cukup, nilai strategis dari rantai pasokan ini adalah harga kembali。