SemiAnalisis diarak ke 9030: proses diblokir dan jalur dilipat

Di daerah rekayasa terbalik semikonduktor, TechInsights berkuasa selama beberapa dekade. Akhir pekan lalu, SemiAnalisis Dylan Patel secara resmi merilis laporan publik pertama dari Laboratorium STEEL di bawah bendera, menargetkan salah satu chip paling menarik di dunia, Unicorn 9030 Pro yang dibawa oleh China 80 Pro, menggunakan formula N+3 canggih。

Waktu yang menarik. TechInsights sedang dijual untuk ekuitas swasta, dan SemiaAnalisis telah memperoleh lebih dari raksasa tua ini. Lufford Dylan memilih untuk menyalakan pedang di node ini, menggunakan laporan dekomposisi yang sangat teknis, bersama dengan foto chip nyata dari Oregon State Laboratory。

Judul laporan adalah bom:Langkauan logam minimum (M0 pitch) dari SMIC N+3 adalah 32,5 nm, yang lebih kecil dari 36 nm dari program 18A yang digunakan oleh prosesor Panther Lake terbaru dalam Intel。

Apa ruang logamnya lebih kecil dari Intel

Pesan ini, jika Anda melihat hanya pada judul, cukup untuk meledakkan seluruh cincin semikonduktor, tetapi SimiAnalysis melemparkan air dingin sendiri dalam paragraf kedua laporan, sebuah "cherry memilih metrik" dan indikator yang sengaja dipilih。

Kertas ini akan digunakan untuk membaca laporan pembongkaran

Tingkat kepadatan, biaya tinggi

PROSES N+3 MILIK SMIC ADALAH PADA KEPADATAN TRANSISTOR, DAN MELAKUKAN PELACAKAN N6 DARI PENUMPUKAN。

Laboratorium STEEL mengukur densitas Bohr dari N+3 pada 113.4 Mtr/mm2, sedikit lebih tinggi dari analisis transverse TEM, yaitu 107.7 Mtr/mm2 dari N6. Tinggi unit berkurang dari 252 nm di N+2 menjadi 228 nm, dan jarak kutub grid kontak (CGP) dari 63 nm menjadi 57 nm. Angka-angka ini, diambil bersama-sama, berarti bahwa SMIC matang tingkat 7 nm dengan kepadatan logis oleh cahaya DUV murni。

Apa harganya

LAPISAN SMIC M0 MENGGUNAKAN PEMETAAN SISI EMPAT (SAQP) YANG TERARAH SENDIRI, YAITU PENGOLAHAN EMPAT KALI TOPENG UNTUK MENCAPAI GARIS YANG LEBIH HALUS. AKUMULASI N6 PADA LANTAI YANG SAMA HANYA MEMBUTUHKAN PEMETAAN GANDA (SADP). KEEMPAT BERAT BADAN TERSEBUT BERARTI LEBIH BANYAK MASKER FOTO, PERSYARATAN KETEPATAN SET YANG LEBIH TINGGI, PROSES YANG LEBIH KOMPLEKS DAN BIAYA YANG LEBIH TINGGI。

SemiAnalisis morfoid melihat biaya SAQP langsung di bagian silang: alur M0 dari N+3 menunjukkan kontur putar balik yang jelas (bagian bawah lebih sempit dari bagian atas) dan bagian bawah alur memiliki zona pembatas yang jelas. Bentuk ini, ketika berkontribusi dalam pengisian tembaga, meningkatkan kesulitan pengendalian proses pada jarak 32,5 nm ini。

SEORANG PEDAGANG DAPAT MEMAHAMI METAFORA: SMIC MEMBUAT BANKNOTES DENGAN DENOMINASI YANG SAMA, TETAPI BIAYA PENCETAKAN MASING-MASING BEBERAPA KALI JUMLAH LISTRIK YANG TERKUMPUL DI ATAS MEJA DAN LEBIH BERISIKO. SEPERTI KEPADATAN, EKONOMI BENAR-BENAR BERBEDA。

Di bawah kondisi terbatas, setiap inci silikon terkuras

Kemampuan desain chip Heath adalah cerita dimensi lain。

Dari ukuran chip, thorium 9030 hampir sama besar dengan generasi sebelumnya 9020 (sekitar 140mm2), tetapi lebih banyak barang yang dimasukkan di dalam: upgrade CPU dari satu nuklir besar + 3 ke satu nuklir besar + 4, unit komputasi GPU dari empat sampai enam, dan NPU memiliki inti Tiny tambahan, dengan cache penuh dari semua tingkat. Peningkatan kepadatan penduduk N+3 memungkinkan Tiongkok memasang lebih banyak unit logis dalam ukuran chip yang sama。

Dalam hal kinerja, STEEL mengacu pada data rundown terbuka dan memberikan posisi yang jelas: kinerja GPU insang 9030 (Mareoon 935) telah kira-kira mencapai tingkat flagship 2022, dengan 3D Mark WLE berjalan 70% lebih tinggi dari generasi sebelumnya, sedikit melebihi tiara 8+Gen 1, tetapi celahnya adalah 2,4 hingga 2,6 kali lebih tinggi dari naga insang saat ini 8 Elite Gen 5。

Situasi CPU lebih terkenal. Kinerja per jam milik Ala TaiShan Prime (IPC) kira-kira di level Arm Cortex-X2, sebuah desain 2021. Apple merilis inti Firestorm M1 pada tahun 2020, IPC masih 35% lebih tinggi. core terbaru Apple M5P, IPC, 60% lebih tinggi, adalah 2,7 kali lebih absolut。

AKAR PENYEBAB KESENJANGAN BUKAN DESAIN, TETAPI PEMROGRAMAN. APEL-APEL DAN UMUM TINGGI ADALAH BUILD-UP N4, N3P, YANG MEMILIKI KEUNTUNGAN SUBSTANSIAL DALAM KURVA FREKUENSI TEGANGAN: AREA YANG SAMA DAPAT DITANCAPKAN KE TRANSISTOR YANG LEBIH BANYAK DAN JUMLAH DAYA YANG SAMA DAPAT MENJALANKAN FREKUENSI YANG LEBIH TINGGI. ARAS DESAIN INTI UNTUK TIONGKOK DITANDAI OLEH INDUSTRI GENERASI PERTAMA, TETAPI TERPERANGKAP DALAM DUA GENERASI PROSES MANUFAKTUR SEBELUMNYA。

Ketika proses berhenti, Wigand bersiap untuk melipat

Bagian paling ke depan dari laporan tersebut adalah Law of China and the LogicFolding Road Map, yang diterbitkan pada Konferensi IPSAS 2026。

indentasi semikonduktor tradisional bergerak pada pesawat 2d: transistor kecil, garis logam halus. hukum moore telah hilang selama beberapa dekade, dan itu pada dasarnya melakukannya. tiongkok kalkulosis menskalakan proposal saat ini untuk menggeser target optimasi dari domain spasial ke domain temporal terpusat pada mengurangi biaya waktu pergerakan data dan pemrosesan, termasuk penundaan dalam switch transistor, penundaan dalam transmisi sinyal, penundaan dalam komputasi dan penyimpanan。

Logika LogikaFolding adalah realisasi teori ini. Singkatnya, modul logika yang sama dipecah menjadi dua lapisan, ditumpuk secara tatap muka, dan dihubungkan oleh hibrid ruang supersample. Keuntungan langsung dari ini adalah untuk memperpendek jalur sinyal terpanjang. Sebagian besar chip saat ini dihabiskan untuk mengemudi kabel panjang dan penyangga bagasi. Ketika logika dilipat secara vertikal, jalur kunci menjadi lebih pendek, frekuensi dapat naik dan usaha dapat turun。

Wigand memberi kita peta jalan radikal:Frekuensi nuklir besar thorium 9030 adalah 2,75 GHz, yang berjalan melalui sampel 3.39 GHz di laboratorium. golnya adalah mencapai 5 GHz pada tahun 2031, sementara kepadatan yang setara didorong ke 295 MTr/mm2 dengan menumpukan 3D, dengan 14A tingkat listrik ke tabel standar。

SemiAnalisis morfosis waspada tentang hal ini. Mereka menunjukkan bahwa metode menghitung kepadatan Cina ' s berbeda dari tanaman tradisional: Kepadatan dari tumpukan 3D didasarkan pada ukuran enkapsulasi, yang menempatkan banyak lapisan logika dinamis bersama-sama dan secara alami mengarah ke angka yang lebih tinggi. Jika MI450X milik AMD (N2 Top + N3P Bottom) dihitung dengan cara yang sama, kepadatan teoretisnya setinggi 460.2 Mtr/mm2, jauh di atas target 2031。

Tapi arahnya sendiri layak mendapat perhatian. Dengan tujuan ini, Cina pada dasarnya mengambil alih pekerjaan pabrik pengganti ke perusahaan desain sistem dengan pemrograman terbatas. AMD V-Cache menumpuk 3D pada cache, AMD MI350X memindahkan IO dan interkoneksi ke chip bawah, dan Wigand akan melakukannya lebih menyeluruh, merobek blok logika yang sama secara langsung, vertikal, yang merupakan tantangan kuantitatif lain dalam hal kesulitan teknik。

Export kontrol berbentuk ulang dimensi kompetisi

Kesimpulannya adalah:Pengendali ekspor belum mencegah Cina membuat kemajuan pada chip, tetapi telah mengubah jalan dan biaya kemajuan。

Sertifikat SMIC N+3 tidak menggunakan EUV untuk mencapai kepadatan logika tingkat N6. Namun jalan ini lebih mahal, proses yang lebih kompleks dan lebih sulit dikendalikan. Bergerak turun, marginalitas setiap langkah meningkat: lebih banyak masker, presisi ukiran yang lebih ketat, pemetaan ganda yang lebih mahal. Secara teoretis, N+4 dapat melakukan 137.8 Mtr/mm2 (untuk membangun N5), N+5 bahkan dapat mendekati pustaka HP Intel 18A dengan menambah daya balik. Tapi setiap langkah lebih sulit, lebih mahal dan lebih sedikit ruang untuk kesalahan daripada yang sebelumnya。

PADA SAAT YANG SAMA, PROSES SMIC N+2 DAN N+3 BERGERAK MENUJU ZHUANG, DAN PERUSAHAAN DESAIN SEPERTI ALI PING-CHU DAN CHIU-CHI KEMUNGKINAN BESAR AKAN MENJADI PENERIMA. KETERSEBARLUASAN PENGETAHUAN DALAM PEMBUATAN CHIP DARI TANAMAN GENERASI TUNGGAL KE EKOSISTEM LEBIH LANJUT MENDIFUSIKAN EFEKTIVITAS SANKSI TERHADAP PERUSAHAAN TUNGGAL。

Di ujung desain, Universitas Wigand dan Beijing sudah mengembangkan prototipe alat EDA nasional untuk LogicFolding. Ini tidak menggantikan rantai alat lengkap Synopsys dan Cadence, tetapi EDA nasional bergerak ke arah struktur-programming-covering sinopsis "。

Sebuah detail menarik: STEEL ditemukan dalam pembongkaran bahwa DRAM 9030 Pro berasal dari Tristar (K4L2E165YD, LPDDR5X-9600, 1a process node), sementara versi Pro Max 16GB menunjukkan sampul tempat penyimpanan Tristar dan Longstar (CXMT). Tanggal yang disegel dari chip panjang ditandai minggu ke-45 2025, dengan kepadatan proses yang setara dengan industri 1z. Ini berarti bahwa chip penyimpanan Cina telah mulai memasuki rantai pasokan kapal bendera Tiongkok, meskipun proses produksi masih lagging di belakang tiga bintang dan generasi SK Hercules。

BAGI INVESTOR, SINYAL NYATA UNTUK MENGIKUTI TERLETAK PADA APAKAH RUTE SUSUN 3D OLEH CINA AKAN MEMUNGKINKAN CHIP CINA UNTUK MENCAPAI MASSA KRITIS DALAM SKENARIO SEPERTI PONSEL, PENALARAN AI, DAN PERALATAN JARINGAN, DENGAN BIAYA YANG DAPAT DIKELOLA。

Setelah mencukupi, nilai strategis rantai pasokan ini adalah re-pricing。