SemiAnalysis는 9030로 분해됩니다: 과정은 차단되고 경로는 접힙니다
수출 통제는 칩에 진도를 만들기에서 중국을 막지 않았습니다, 그러나 진도의 경로 그리고 비용을 바꾸었습니다. 。
반도체 역설계의 영역에서 TechInsights는 수십 년 동안 지배되었습니다. 지난 주말, Dylan Patel의 SemiAnalysis는 공식적으로 세계 's 가장 흥미로운 칩 중 하나를 대상으로 한 주력 아래 철강 실험실의 첫 번째 공개 해체 보고서를 발표했습니다. unicorn 9030 Pro는 중국 80 Pro에 의해 수행되었으며 국가 별 N + 3 공식을 사용합니다。
타이밍은 재미있다. TechInsights는 민간 주식을 판매하고 있으며 SemiaAnalysis는이 오래된 거대보다 더 많은 것을 벌었습니다. Dylan은 오레곤 주 연구소의 실제 칩 사진과 함께 높은 기술 분해 보고서를 사용하여이 노드의 검을 빛으로 선택했습니다。
보고서의 제목은 폭탄입니다 :SMIC N+3의 최소 금속 간격 (M0 피치)는 인텔에 있는 최신 Panther 호수 가공업자에 의해 이용된 18A 프로그램의 36 nm 보다는 더 작은 32.5 nm입니다。
EUV 계산기가없는 중앙 국제, 금속 공간이 인텔보다 훨씬 작습니까
이 메시지를 나눔으로써 SimiAnalysis threw Cold Water self in the second 단락 of the report, a "cherry picked metric" and deliberately selected Indicator。
이 종이는 dismantling 보고서를 읽는 데 사용됩니다
밀도 레벨 아웃, 높은 비용
SMIC의 N+3 과정은 트랜지스터 조밀도에 있고, BUILDUP의 N6를 추적하습니다。
강철 실험실은 113.4 Mtr/mm2에 N+3의 Bohr 조밀도를, N6의 107.7 Mtr/mm2인 TEM transverse 분석 보다는 약간 높이 측정했습니다. 단위 고도는 N+2에서 228 nm에 252 nm에서 감소되고, 63 nm에서 57 nm에 접촉 격자 극 간격 (CGP). 이 숫자는 함께 가지고, SMIC는 순수한 DUV 빛에 의하여 논리 조밀도를 가진 7 nm의 수준을 성숙합니다。
가격은 무엇입니까
SMIC M0 층은 자체 간접 사면 매핑 (SAQP), 즉 마스크의 4 회 처리가 더 세련된 라인을 달성합니다. 동일한 층에 ACCUMULATION N6는 두 배 MAPPING (SADP)만 요구합니다. 4개의 무게는 사진 가면, 더 높은 고정확도 필요조건, 더 복잡한 과정 및 더 높은 비용을 의미합니다。
SemiAnalysis는 횡단면에서 SAQP의 비용을 직접 볼 수 있습니다 : N + 3의 M0 강저는 명확한 반복 윤곽을 보여줍니다 (바닥은 정상 보다는 더 좁습니다) 강저의 바닥은 명확한 장벽 지역을 비치하고 있습니다. 이 모양은 구리 충전에 기여하면서 32.5 nm의이 거리에서 공정 제어의 어려움을 증가시킵니다。
상인은 METAPHOR를 이해할 수 있습니다: SMIC는 동일한 DENOMINATION를 가진 BANKNOTES를 만들고, 그러나 인쇄의 비용은 테이블에 축적된 전기의 양이고 더 위험합니다. 조밀도 같이, 경제는 완전히 다릅니다。
산소 9030: 제한된 조건 하에서, 실리콘의 각 인치는 배수됩니다
Heath의 칩의 디자인 기능은 또 다른 차원 이야기입니다。
칩의 크기에서, thorium 9030는 이전 세대 9020 (약 140mm2)로 거의 큰이지만, 더 많은 재료는 내부에 삽입됩니다 : 하나의 큰 핵에서 CPU 업그레이드 + 3에서 하나의 큰 핵 + 4, 4에서 6까지 GPU 컴퓨팅 단위, NPU는 모든 수준의 전체 캐시와 함께 추가 작은 코어가 있습니다. N+3 조밀도 증가는 동일한 칩 크기에 있는 논리 단위를 설치하기 위하여 중국을 허용했습니다。
성능 측면에서 강철은 개방형 런다운 데이터를 나타내며 명확한 위치를 제공합니다. Gill 9030 GPU 성능 (Mareoon 935)은 이전 세대보다 더 높은 3D Mark WLE과 함께 2022 주력 레벨에 도달했지만 tiara 8 + Gen 1을 약간 초과하지만 간격은 2.4 ~ 2.6 배 더 높지만 현재 길 용 8 엘리트 Gen 5보다 더 높습니다。
CPU 상황은 더 많은 설명입니다. TaiShan Prime의 시간당 성능 (IPC)은 Arm Cortex-X2 레벨, 2021 디자인에 관한 것입니다. Apple은 2020 년 M1 Firestorm 코어를 출시했으며 IPC는 여전히 35 % 더 높습니다. 최신 애플 M5P 코어, IPC, 60% 더 높은, 2.7 배 더 절대。
틈의 뿌리 원인은 설계하지 않지만 프로그래밍. APPLES와 높은 일반적인은 전압 빈도 곡선에 있는 실질적 이점이 있는 구조 위로 N4, N3PS입니다: 동일한 지역은 더 트랜지스터로 폐쇄될 수 있고 힘의 동일한 양은 더 높은 빈도를 달릴 수 있습니다. 중국의 핵심 설계 수준은 업계의 첫 번째 세대에 의해 표시되지만, 이전 제조 공정의 두 세대에 갇혀있다。
프로세스가 중지되면 Wigand는 접을 준비합니다
보고서의 가장 기대 부분은 중국의 법이며 2026 IPSAS 회의에서 출판 된 LogicFolding Road Map입니다。
전통적인 반도체 indentation는 2d 평면에 이동합니다: 작은 트랜지스터, 정밀한 금속 선. moore의 법은 수십 년 동안 사라졌으며 기본적으로 수행되었습니다. 중국은 현재 제안을 확장하여 공간 도메인의 최적화 대상을 가로 질러 데이터 이동 및 처리의 시간 비용을 절감하고, 트랜지스터 스위치의 지연, 신호 전송 지연, 컴퓨팅 및 저장 지연을 포함하여 데이터 이동 및 처리의 시간을 줄이는 데 집중했습니다。
LogicFolding은 이 이론의 현실화입니다. 간단히 말해서 동일한 논리 모듈은 2개의 층으로 끊어지고, 얼굴에 얼굴을 겹쳐 쌓이고, supersample 간격의 잡종에 의해 연결됩니다. 이의 즉각적인 장점은 가장 긴 신호 경로를 단축합니다. 현재 칩의 뜻깊은 부분은 긴 철사 및 간선 완충기를 몰기에서 보냈다. 논리가 수직으로 접을 때, 중요한 경로는 더 짧게 되고, 빈도는 갈 수 있고 노력은 아래로 올 수 있습니다。
Wigand는 우리에게 급진 도로 맵을 준:thorium 9030의 큰 핵 주파수는 실험실에서 3.39 GHz의 샘플을 통해 실행 2.75 GHz입니다. 목표는 2031년까지 5 GHz에 도달하는 것입니다, 동등한 조밀도는 표준 테이블에 전기의 14A 수준과 더불어 3D의 겹쳐 쌓이는에 의해 295 MTr/mm2로 밀어집니다。
SemiAnalysis는 이것에 관하여 vigilant입니다. 그들은 중국을 계산하는 방법 인 중국의 밀도가 전통적인 공장에서 다릅니다. 3D 더미의 조밀도는 캡슐에 넣기의 크기에 근거를 둡니다, 동적인 논리의 다수 층을 함께 끼워넣고 자연적으로 더 높은 숫자로 지도합니다. AMD의 MI450X (N2 Top + N3P Bottom)가 같은 방법으로 계산되면 이론 밀도는 460.2 Mtr / mm2로 높으며, 2031 대상보다 훨씬 높습니다。
그러나 방향 자체는 주의를 기울입니다. 이 방법을 이동하기 위해, 중국은 근본적으로 제한된 프로그램을 가진 체계 디자인 회사에 대용품 공장의 일을 걸었습니다. AMD V 캐시는 캐시에서 3D를 겹쳐 쌓이고, AMD MI350X는 밑바닥 칩에 IO와 상호 연결을 움직이고, Wigand는 그것을 더 철저하게 하기 위하여 가고, 직접 동일한 논리 구획을, 수직으로 찢어, 기술설계 어려움의 기간에 있는 다른 정량적인 도전입니다。
수출 통제는 경쟁의 차원을 reshaped
SemiAnalysis 결론:수출 통제는 칩에 진도를 만들기에서 중국을 막지 않았습니다, 그러나 진도의 경로 그리고 비용을 바꾸었습니다。
SMIC N+3 증명서는 N6 수준 논리 조밀도를 달성하기 위하여 EUV를 사용하지 않습니다. 그러나이 도로는 더 많은 비용으로, 더 복잡한 과정 및 통제에 더 어렵습니다. 아래로 이동, 각 단계의 성숙 증가: 더 많은 마스크, 엄격한 조각 정밀도, 더 비싼 다수 매핑. 이론적으로, N+4는 137.8 Mtr/mm2를 할 수 있습니다 (N5를 건설하기 위하여), N+5는 인텔 18A의 HP 도서관에 뒤에 힘을 추가해서 접근할 수 있습니다. 그러나 각 단계는 이전보다 오류가 더 어렵고 비싸고 더 적은 방입니다。
동시에 SMIC N+2 및 N+3 프로세스가 ZHUANG로 이동하고 ALI PING-CHU 및 CHIU-CHI와 같은 디자인 회사가 될 가능성이 있습니다. 단일 세대 식물에서 생태계에 이르기까지 칩 제조에 대한 지식의 확산은 단일 기업에 대한 SANCTIONS의 효과를 더 희석시킵니다。
디자인 끝에 Wigand와 베이징 대학은 이미 LogicFolding를 위한 시제품 국가 EDA 공구를 개발하고 있습니다. 이것은 Synopsys와 Cadence의 완전한 공구 사슬을 대체하지 않습니다, 그러나 국가 EDA는 "structure-programming-covering synopsis"의 방향에서 움직입니다。
흥미로운 세부 사항 : 강철은 9030 Pro의 DRAM이 Tristar (K4L2E165YD, LPDDR5X-9600, 1a 공정 노드)에서 왔지만 Pro Max 버전의 16GB는 Tristar 및 Longstar 스토리지 (CXMT)의 덮개를 보여주었습니다. 긴 칩의 밀봉한 날짜는 기업 1z의 그것과 동등한 과정 조밀도와 더불어 2025년의 45 주, 표를 합니다. 중국 스토리지 칩은 중국 주력 공급 체인을 입력하기 시작했지만 생산 공정은 여전히 세 개의 별과 SK 헤라클레스 세대 뒤에 처치됩니다。
투자자의 경우, 실제 신호를 따르는 것은 중국의 3D 겹쳐 쌓이는 경로가 모바일 폰, AI REASONING 및 네트워크 장비와 같은 시나리오에서 중요한 질량에 도달 할 수 있는지 여부에 속합니다。
이 공급 체인의 전략적 가치는 재결합입니다。
