เสมินาลีซิสถอดชิ้นส่วนเป็น 9030 โพรเซสถูกบล็อก และเส้นทางถูกพับ

ใน บริเวณ ที่ มี ระบบ กึ่ง ตัว นํา การ ปฏิรูป เทคโนโลยี มี การ ปกครอง เป็น เวลา หลาย ทศวรรษ. สุดสัปดาห์ที่ผ่านมา เซมิอะเนลิซิสแห่งดีแลน พาเทล ได้ประกาศอย่างเป็นทางการถึงรายงานการปลดแอกสาธารณะฉบับแรก ของคณะแรงงานของ STEL ภายใต้ธง โดยหมายหัวหนึ่งในชิปที่น่าสนใจที่สุดในโลก ยูนิคอน 9030 Pro ดําเนินการโดยประเทศจีน 80P โดยใช้การจัดอันดับของ N+3 สูตร。

เวลามันน่าสนใจมาก เทคอินซิชันส์ถูกขายเพื่อ equity ส่วนตัว และเซมินาลีซิสมีรายได้มากกว่า ยักษ์เก่านี้ ดีแลนเลือกที่จะจุดดาบในโหนดนี้ โดยใช้รายงานการย่อยสลายทางเทคนิคชั้นสูง ร่วมกับภาพถ่ายชิปจริง จากห้องทดลองของรัฐโอเรกอน。

ชื่อรายงานคือ ระเบิดช่องว่างของโลหะต่ําสุด (M0 pmt) ของ SMIC N+3 คือ 3.5.5 มม. ซึ่งมีขนาดเล็กกว่า 36 nm ของโครงการ 18A ที่ใช้โดยโปรเซสเซอร์ล่าสุดของ Panther Lake in Intel。

Central International ไม่มีเครื่องคิดเลข EUV พื้นที่โลหะจะมีขนาดเล็กกว่า Intel มากหรือไม่

ข้อความนี้ ถ้าคุณมองเฉพาะที่หัวข้อเท่านั้น ก็เพียงพอที่จะระเบิดแหวนกึ่งตัวนําร่องทั้งหมด แต่ซิมยานาลีซิสโยนน้ําเย็นตัวเองในย่อหน้าที่สองของรายงาน。

เอกสารนี้จะถูกใช้ในการอ่านรายงานการปลดประจําการ

ความหนาแน่นระดับออกค่าใช้จ่ายสูง

SMIC ของ N+3 ของกระบวนการบนความหนาแน่นทรานซิสเตอร์ และติดตามถึง N6 ของการสร้าง。

ห้องปฏิบัติการ STEL วัดความหนาแน่นของ โบร ของ N+3 ที่ 113.4 Mtr/mm2 เล็กน้อยสูงกว่าการวิเคราะห์ทรานซิชันของ TEM, ซึ่งเป็น 107. ความสูงหน่วยลดลงจาก 252 nm ที่ N+2 เป็น 228 nm และเส้นตารางสายขั้วโลก (CGP) จาก 63 nm ถึง 57 nm. ตัวเลขเหล่านี้ เอามารวมกัน หมายความว่า SMIC เติบโตขึ้นระดับ 7 Nm กับความหนาแน่นตามตรรกะ โดยแสง DUV บริสุทธิ์。

ราคาเท่าไหร่

THE SMIC M0 เลเยอร์ ใช้การจับคู่แบบสี่เหลี่ยมแบบตั้งตัวเอง (SAQP) I. การประมวลผลสี่เวลาของหน้ากากเพื่อบรรลุเส้นที่ละเอียดขึ้น. การกล่าวหา N6 บนชั้นเดียวกัน ใช้การจับคู่คู่ (SADP) เท่านั้น น้ํา หนัก ของ น้ํา หนัก ทั้ง สี่ นี้ หมาย ถึง หน้ากาก ถ่าย รูป มาก ขึ้น, ข้อ เรียก ร้อง ที่ ถูก ต้อง กว่า, กระบวนการ ที่ ซับ ซ้อน กว่า, และ ค่า ใช้ จ่าย ที่ สูง กว่า。

SeptemberAlysis เห็นค่าใช้จ่ายของ SAQP โดยตรงในส่วนตัด: ร่อง M0 ของ N+3 แสดงให้เห็นเส้นกราฟหมุนที่ชัดเจน (ด้านล่างแคบกว่าด้านบน) และด้านล่างของร่องมีพื้นที่ที่ชัดเจน รูป แบบ นี้ ขณะ ที่ มี ส่วน ใน การ เติม ทองแดง ก็ เพิ่ม ความ ยาก ลําบาก ใน การ ควบคุม กระบวนการ ใน ระยะ ห่าง นี้ คือ 3.5.5 น。

นัก ค้า คน หนึ่ง สามารถ เข้าใจ คํา เปรียบ นี้: SMIC กําลัง ทํา ให้ สมุด จด ธนาคาร ที่ มี นิกาย เดียว กัน แต่ ค่า ใช้ จ่าย ใน การ พิมพ์ แต่ ละ นิกาย มี หลาย เท่า ของ ปริมาณ ไฟฟ้า ที่ สะสม อยู่ บน โต๊ะ และ เสี่ยง มาก กว่า. เช่นเดียวกับความหนาแน่น เศรษฐศาสตร์จะแตกต่างกันอย่างสิ้นเชิง。

ออกซิเจน 9030: ภายใต้สภาวะจํากัด ซิลิกอนทุกตารางนิ้วจะถูกดูดออกไป

ความสามารถในการออกแบบชิปของฮีท เป็นอีกมิติหนึ่ง。

จากขนาดของชิป thorium 9030 มีขนาดใหญ่เกือบเป็นรุ่นก่อน 9020 (ประมาณ 140 มม.) แต่ของเพิ่มเติมถูกแทรกเข้าไป: CPU อัพเกรดจากหนึ่งนิวเคลียร์ขนาดใหญ่ + 3 ถึง 1 ขนาดใหญ่นิวเคลียร์ + 4 GPU การคํานวณหน่วยจากสี่ถึงหก และ NPU มีแกนสํารองขนาดจิ๋วที่มีแคชรวมทั้งหมด การเพิ่มขึ้นของความหนาแน่นของ N+3 ทําให้ประเทศจีนสามารถติดตั้งหน่วยตรรกะมากขึ้น ในขนาดชิปเดียวกัน。

2559 ในแง่ของการแสดง STEL อ้างถึงการเปิดการทํางานข้อมูลลง และให้ตําแหน่งที่ชัดเจน: เหงือก 9030 จีพียู (Marion 935) ได้ถึงระดับธง 2022 โดยมี 3D Mark Wlee ที่วิ่งสูงกว่า 70% ของรุ่นก่อน ๆ เล็กน้อยมากถึง 8+Gen 1 แต่ช่องว่างเป็น 2.4 ถึง 2.6 เท่าของระดับ ign Guint 8 Gen 5。

สถานการณ์ของ CPU เป็นสิ่งล่อใจมากกว่า TaiShan Pirst's Showly enter (IPC) ประมาณว่าอยู่ที่ Arm Cortex-X2 ระดับ ออกแบบ 2021 Apple ออกจําหน่าย M1 ไฟร์สตรอมเมน ในปี 2020 ไอพีซียังสูงกว่า 35% แกนเอปเปิ้ล M5P รุ่นล่าสุด IPC สูง 60% สูงกว่า สูงสุด 2.7 เท่า。

สาเหตุหลักของช่องว่างไม่ใช่การออกแบบ แต่การเขียนโปรแกรม แอปเปิลและสารอื่น ๆ จํานวนมากคือการสร้าง N4, N3PS ซึ่งมีความได้เปรียบอย่างมากใน เส้นโค้งความถี่ไฟฟ้า: พื้นที่เดียวกันนี้สามารถเชื่อมต่อเข้ากับทรานสเฟียร์ได้มากขึ้น และปริมาณพลังงานเดียวกันนั้นสามารถทํางานได้ความถี่ที่สูงขึ้น ระดับหลักของการออกแบบสําหรับประเทศจีนนั้น โดดเด่นโดยอุตสาหกรรมยุคแรก แต่ติดอยู่ในสองชั่วอายุคน。

เมื่อ กระบวนการ นั้น สิ้น สุด ลง วิ แกน ก็ จะ เตรียม การ พับ

ส่วนที่มองไปข้างหน้าที่สุดของรายงาน คือกฎหมายของประเทศจีน และแผนที่ถนนหลักทรัพย์ ตีพิมพ์ในการประชุม IPSA 2026。

การเคลื่อนที่แบบกึ่งตัวนําแสงแบบโบราณ บนระนาบ 2 มิติ คือ เครื่องทรานซิสเตอร์ขนาดเล็ก สายโลหะชั้นดี กฎหมายของมัวร์หายไปหลายทศวรรษแล้ว และโดยพื้นฐานแล้วมันทําได้ จีนได้ขยายข้อเสนอปัจจุบันให้เลื่อนเป้าหมายที่ควรใช้มากที่สุดจากโดเมนพื้นที่เป็นโดเมนชั่วคราว โดยมีการลดค่าเวลาของการเคลื่อนไหวข้อมูลและการประมวลผล รวมถึงความล่าช้าในการสลับตัวแบบทรานซิสเตอร์ ล่าช้าในการส่งสัญญาณสัญญาณ ล่าช้าในการคํานวณและจัดเก็บข้อมูล。

การ ค้น พบ ทาง วิทยาศาสตร์ คือ การ ยอม รับ ทฤษฎี นี้. ในระยะสั้น, โมดูลตรรกะเดียวกันถูกแบ่งลงเป็นสองชั้นซ้อนใบหน้าและการเชื่อมต่อ โดยลูกผสมของช่องว่างซูเปอร์ susample ผลประโยชน์ในทันทีของสิ่งนี้ คือการลดเส้นทางสัญญาณที่ยาวที่สุด ส่วนที่สําคัญของชิปปัจจุบัน ถูกใช้ในการขับรถสายยาวและกระบังลมหลัง เมื่อตรรกะถูกพับในแนวตั้ง เส้นทางที่สําคัญจะสั้นลง ความถี่สามารถขึ้นไปและความพยายามสามารถลงมา。

วิคเกนด์ให้แผนที่ทางแยกความถี่นิวเคลียร์ขนาดใหญ่ของ Thorium 9030 คือ 2.75 GHz ซึ่งวิ่งผ่านตัวอย่าง 3.39 GHz ในห้องทดลอง ค.ศ. เป้า หมาย คือ เพื่อ บรรลุ 5 จีเอชซี ก่อนปี 2031 ขณะ ที่ ความ หนา แน่น พอ ๆ กัน ถูก ดัน ไป ที่ 295 MTH/MM2 โดย การ วาง ระบบ ไฟฟ้า 3 มิติ โดย มี 14A ระดับ เป็น ตาราง มาตรฐาน。

เซมินาลีซิสระวังเรื่องนี้อยู่ พวกเขาชี้ให้เห็นว่าวิธีการคํานวณความหนาแน่นของพืชจีนนั้นแตกต่างจากพืชดั้งเดิม: ความหนาแน่นของ 3D สแต็กเป็นฐานของขนาดของการวางแผง ซึ่งวางหลายชั้นของตรรกะไดนามิกเข้าด้วยกัน และตามธรรมชาตินําไปสู่จํานวนที่สูงขึ้น ถ้า AMD ของ MI450X (N2 Top + N3P P PTL ล่าง) ถูกคํานวณในรูปแบบเดียวกัน ความหนาแน่นทางทฤษฎีสูงถึง 460.2 Mtr/mm2, ห่างไกลจากเป้าหมาย 2031。

แต่ทิศทางที่ตัวเองสมควรได้รับความสนใจ เพื่อให้เป็นแบบนี้ ประเทศจีนจึงเข้าควบคุมงานโรงงานทดแทน สําหรับบริษัทออกแบบระบบ ที่มีโปรแกรมจํากัด AMD V-Cache สแต็ก 3D บนแคช, AMD MI350X เคลื่อนไหว IO และเชื่อมต่อต่อกับชิปด้านล่าง และวิกิเนดจะทําอย่างละเอียดมากขึ้น。

การส่งออกควบคุมการปรับสัดส่วนการแข่งขัน

เซมินาลีซิสสรุปว่าการควบคุมการส่งออกไม่ได้ป้องกันประเทศจีนจากการทําความคืบหน้าบนชิป แต่ได้เปลี่ยนเส้นทางและค่าใช้จ่ายของความคืบหน้า。

The SMIC N+3 ใบรับรองไม่ได้ใช้ EUV เพื่อบรรลุความเข้มคงที่ N6 แต่เส้นทางนี้แพงกว่า กระบวนการที่ซับซ้อนกว่า และยากที่จะควบคุม การย้ายลงมา ความคมชัดของแต่ละขั้นตอนเพิ่มขึ้น: การใส่หน้ากากมากขึ้น การแกะสลักอย่างเข้มงวด ตามหลักทฤษฎี N+4 สามารถทําได้ 137.8 Mtr/mm2 (สร้าง N5), N+5 สามารถเข้าถึงหอสมุด HP ของ Intel 18A ได้โดยเพิ่มพลังงานสํารอง. แต่แต่ละขั้นตอนนั้นยากกว่า, แพงกว่า และมีที่ว่างน้อยกว่าสําหรับความคลาดเคลื่อน。

ในเวลาเดียวกัน กระบวนการ SMIC N+2 และ N+3 กําลังเคลื่อนเข้าหา ZHUANG และบริษัทออกแบบเช่น ALI PING-CHU และ CHIU-CHI มีแนวโน้มจะเป็นประเทศไทย การแพร่กระจายของความรู้ในการผลิตชิป จากพืชยุคเดียวไปยังระบบนิเวศ。

ในตอนท้ายของการออกแบบ มหาวิทยาลัยวิแกนด์และปักกิ่ง ได้พัฒนาเครื่องมือต้นแบบของ DDA ของชาติไปแล้ว นี้ไม่ได้แทนที่ห่วงโซ่เครื่องมือที่สมบูรณ์ของ Synopsys และ cadence แต่ ERDA แห่งชาติกําลังย้ายไปในทิศทางของ "การขยายโครงสร้างโครงสร้าง"。

ราย ละเอียด ที่ น่า สนใจ: STEL พบ ใน การ หัก ล้าง ข้อมูล ที่ ว่า เครื่อง ดื่ม ที่ มี 9030 โปร นั้น มา จาก ไทร ดาว (K4L21655FD, LPDDR5X-9600, 1a promax รุ่น 16GB แสดงปกของไทรสตาร์และลองสตาร์เก็บ (CCXMT). 2025 โดยมีความหนาแน่นของกระบวนการเทียบเท่ากับที่ 1 ของอุตสาหกรรม พ.ศ. นี่ หมาย ความ ว่า ชิป เก็บ ของ จีน ได้ เริ่ม เข้า ไป ใน สาย โซ่ ที่ ใช้ ทํา ธง จีน ถึง แม้ กระบวนการ ผลิต ยัง คง ดําเนิน อยู่ หลัง ดาว สาม ดวง และ รุ่น เอสเค เฮ อร์ ริ เคน。

สําหรับนักลงทุน สัญญาณที่แท้จริงที่จะปฏิบัติตามก็คือ การวางเรียงเส้นทาง 3D โดยประเทศจีนจะช่วยให้ชิปจีน เข้าถึงมวลที่สําคัญได้ ในสถานการณ์ต่าง ๆ เช่น โทรศัพท์มือถือ การให้เหตุผล AI และอุปกรณ์เครือข่าย。

เมื่อเพียงพอแล้ว มูลค่าเชิงยุทธศาสตร์ของห่วงโซ่อุปทานนี้ จะดําเนินการอีกครั้ง。