SemiAnalysis は 9030 に分解されます: プロセスはブロックされ、パスは折られます

2026/06/16 00:02
👤ODAILY
🌐ja

輸出制御は、中国がチップの進捗を防止しなかったが、進捗状況とコストが変更された。 。

SemiAnalysis は 9030 に分解されます: プロセスはブロックされ、パスは折られます

半導体リバースエンジニアリング分野において、数十年にわたり技術インサイトが規制されています。 先週末、Dylan PatelのSemiAnalysisは正式に旗の下の鋼鉄実験室の最初の公共のdismantlingのレポートを解放しました、世界の1つを「最も興味深い破片、unicorn 9030 Proは中国の80プロによって、最新式のN+3の方式を使用して運びました。

タイミングは面白いです。 テックインサイツはプライベートエクイティで販売されており、SemiaAnalysisはこの古い巨人よりも多く獲得しています。 Dylanは、このノードで刀を照らし、非常に技術的な分解レポートを使用して、オレゴン州立研究所から実際のチップ写真と組み合わせて選択しました。

報告書のタイトルは爆弾ですSMIC N+3の最低の金属の間隔(M0ピッチ)はIntelの最も最近のパンサー湖プロセッサによって使用される18Aプログラムの36 nmより小さい32.5 nmです。

中央インターナショナルは、EUVの計算機なしで、金属スペースはインテルよりもはるかに小さくなりますか

このメッセージは、タイトルだけを見てみると、半導体リング全体を爆破するのに十分ですが、報告書の第2段落にあるSimiAnalysis が冷水自体を投げ、"cherry picked metric" と意図的に選択したインジケーター。

この論文は、解体報告書を読むために使用されます

密度のレベルアウト、高い費用

SMICのN+3プロセスはトランジスタ密度にあり、ビルドアップのN6を追跡します。

鋼鉄実験室はN+3のBhr密度を113.4 Mtr/mm2で測定しました、N6の107.7 Mtr/mm2だったTEMの横断分析よりわずかにより高い。 単位の高さはN+2の252 nmから228 nmに減り、63 nmからの57 nmへの接触の格子極の間隔(CGP)。 これらの数字は、SMICが純粋なDUV光によって論理密度の7 nmのレベルを成熟させることを意味します。

価格とは

SMIC M0レイヤーは、セルフ指向の量子マッピング(SAQP)を使用しており、マスクの4回処理でより洗練されたラインを実現しています。 同じフロアのACCUMULATION N6は、ダブルマッピング(SADP)のみが必要です。 4つの重みは、より多くのフォトマスク、より高い設定精度要件、より複雑なプロセス、より高いコストを意味します。

SemiAnalysis は交差セクションの SAQP のコストを直接見ます: N+3 の M0 溝は明確な巻き戻しの輪郭(底は上より狭くなります)を示し、溝の底に明確な障壁の地帯があります。 この形状は、銅充填に貢献しながら、32.5nmのこの距離でプロセス制御の難しさを高めます。

トレーダーはメタファーを理解することができます: SMICは同じ決定で銀行券を作っていますが、それぞれを印刷するコストは、テーブルに蓄積された電力量が数回、リスクが高いです。 密度と同様に、経済は完全に異なります。

酸素9030:制限された条件の下で、シリコンのあらゆるインチは排水されます

Heathの破片の設計機能は別の次元の物語です。

チップのサイズから、ソリウム9030は、前世代9020(約140mm2)とほぼ同じくらい大きいですが、内部により多くのものが投入されます。 1つの大きな核+ 3から1つの大きな核+ 4、GPUの計算ユニットから4〜6、NPUはすべてのレベルの完全なキャッシュを備えた追加の小さなコアを持っています。 N+3密度の増加は中国が同じ破片のサイズのより多くの論理の単位を取付けることを可能にします。

性能の面では、スチールは、オープンランダウンデータを参照し、明確な位置を与えます。 ギル9030 GPU性能(Mareoon 935)は、前世代よりも70%高い3D Mark WLEを実行し、約2022のフラッグシップレベルに達しました。 ティアラ8 +ゲン1をわずかに上回るが、ギャップは、現在のギルドラゴン8 Elite Gen 5.よりも2.4〜2.6倍高いです。

CPUの状況は、より機能的です。 TaiShan Primeの時機を得た性能(IPC)は2021年のArm Cortex-X2のレベルで約2021設計です。 アップルは、2020年にM1 Firestormコアをリリースしました。 IPCはまだ35%高いです。 最新のApple M5Pコア、IPC、60%高は2.7倍以上です。

ギャップの根本原因は設計されていませんが、プログラミング。 アップルと高い共通点は、電圧周波数曲線の大きな利点を持つビルドアップN4、N3PSです。同じ領域は、より多くのトランジスタに接続することができ、同じ電力量はより高い周波数を実行することができます。 中国のコア設計レベルは、業界初でマークされていますが、以前の製造プロセスの2世代に閉じ込められています。

プロセスが止まると、ウィガンドは折り畳むように準備します

2026 IPSAS会議で発表された中国とロジクールフォールディングロードマップの最も先見部分は、レポートの最も先物です。

従来の半導体インデントは、小型トランジスタ、微細な金属線の2d平面上に移動します。 ムーアの法則は10年以上経ち、基本的にはやっています。 中国は、トランジスタスイッチの遅延、信号伝送の遅延、コンピューティングとストレージの遅延など、データの動きと処理の時間を削減することに焦点を当てた空間ドメインから最適化ターゲットをシフトする現在の提案をスケールアップしました。

LogicFoldingはこの理論の実現です。 要するに、同じ論理モジュールは2つの層に分解され、対面を積み重ね、そして超サンプル間隔の雑種によって接続されます。 これは、最も長い信号経路を短くすることです。 現在のチップの重要な部分は、長線およびトランクの緩衝を運転するために使用されます。 ロジックを垂直に折り畳むと、キーパスが短くなり、周波数が上がることができ、作業がダウンできます。

ウィガンドは私達に根本的な道の地図を与えました:9030の大きな核周波数は、実験室で3.39GHzのサンプルを介して実行する2.75GHzです。 目標は2031年までに5GHzに達することですが、同等密度は3Dの積み重ねによって295 MTr/mm2に、14Aレベルの電気を標準テーブルに押し込まれています。

SemiAnalysis はこれについて活気があります。 それらは中国 ' s 密度を計算する方法が従来の植物と異なっていたことを指摘しました: 3Dスタックの密度は、カプセル化のサイズに基づいており、複数の動的ロジックを組み合わせ、自然により高い数につながります。 AMD の MI450X (N2 トップ + N3P ボトム) が同じ方法で計算された場合、理論密度は 2031 ターゲットをはるかに上回る 460.2 Mtr/mm2 と同じです。

しかし、方向自体は注意に値します。 このように行くためには、中国は基本的に限られたプログラミングのシステム設計会社に代わりの工場の仕事を引き継ぎました。 AMD V-Cache は、キャッシュで 3D をスタックし、AMD MI350X は IO を移動し、下部のチップに相互接続し、Wigand はより徹底的に行い、同じロジックブロックを直接引き裂き、垂直に、エンジニアリングの難しさに関する別の定量的チャレンジです。

輸出制御は競争の次元を形づけました

SemiAnalysis は次のようにします輸出制御は、中国がチップの進捗を防止しなかったが、進捗状況とコストが変更された。

SMIC N+3の証明書はN6レベルの論理密度を達成するためにEUVを使用しません。 しかし、この道路は、より高価で、より複雑なプロセスと制御が困難です。 移動、各ステップの余白は増加しています:より多くのマスク、厳しい彫刻精度、より高価な複数のマッピング。 理論的には、N+4 は 137.8 Mtr/mm2 (N5) をビルドするために、N+5 は、Intel 18A の HP ライブラリにバック電力を追加することによってアプローチすることができます。 しかし、各ステップは、以前のものよりもエラーの方が高価で少ない部屋よりも困難です。

同時に、SMIC N+2 と N+3 のプロセスは、ZHUANG に移行し、ALI PING-CHU や CHIU-CHI などの設計会社が受益者である可能性があります。 単一世代の植物からエコシステムへのチップ製造の知識の広がりは、単一の企業に対する制裁の有効性をさらに希釈します。

設計終了時、ウィガンドと北京大学はすでにLogicFolding用のプロトタイプ国家EDAツールを開発しています。 これは Synopsys と Cadence の完全なツールチェーンを置き換えませんが、国家の EDA は「構造プログラミングのシンプシス」の方向に動いています。

興味深い詳細: スチールは、9030 ProのDRAMがTristar(K4L2E165YD、LPDDR5X-9600、1aプロセスノード)から来たことを解体し、Pro Maxバージョンの16GBは、TristarとLongstarストレージ(CXMT)のカバーを示した。 長い破片の密封された日付は業界1zのそれに相当するプロセス密度の2025の45週に、印を付けられます。 つまり、中国のストレージチップは中国の旗艦サプライチェーンに入り始めていますが、生産プロセスはまだ3つの星とSK Hercules生成の後ろに悩まされています。

投資家にとっては、中国による3Dスタッキングルートが携帯電話、AI推論、ネットワーク機器などの重要な質量を管理可能なコストで達することができるかどうかを追跡する本当の信号です。

十分な場合は、このサプライチェーンの戦略的価値が再優先されます。

QQlink

No crypto backdoors, no compromises. A decentralized social and financial platform based on blockchain technology, returning privacy and freedom to users.

© 2024 QQlink R&D Team. All Rights Reserved.